2025 年，快充賽道進入“后硅時代”。當 100 W 以上多口充電器紛紛把體積壓到餅干盒大小，消費者開始追問：下一波紅利到底靠什么？能華（CorEnergy）用一顆 650 V 耗盡型氮化鎵晶體管 CE65H270TOEI 給出答案——在 140 W 標桿功率點上，把峰值效率推到 96.3 %，同時讓 PCB 面積比傳統超結 MOS 方案再縮小 38 %。本文從器件、拓撲、系統到量產，完整拆解這套“140W 快充新范式”。

為什么“耗盡型”成了效率突破口

    沒有驅動負壓的煩惱

    增強型 GaN 需要 -3 V~-5 V 負壓關斷，輔助供電、負壓電荷泵都會吃掉 0.5 %~1 % 的效率。CE65H270TOEI 為耗盡型，VGS(th) = -3.3 V，關斷只需 0 V，驅動電路直接省掉負壓軌，控制器可選 9 V/12 V 自舉方案，BOM 立刻減少 4 顆小信號 MOS 與 2 顆電解。

    動態 RDS(on) 只有 210 mΩ

    能華采用 5 nm 超薄勢壘層 + 高介電常數柵介質，把 25 °C 靜態 RDS(on) 標到 270 mΩ，但在 400 kHz 硬開關條件下，動態導通電阻反而比同規格增強型 GaN 低 20 %。原因在于器件關斷瞬間溝道載流子被“掃空”，反向恢復電荷 QRR 僅 24 nC，體二極管行為接近肖特基，拖尾電流幾乎為零。

    650 V 真耐壓 + 800 V 瞬態裕量

    市面 600 V 增強型 GaN，在 264 Vac 輸入、閃電 2 kV 浪涌時往往要靠大體積 MOV 與 TVS 保駕。CE65H270TOEI 給出 800 V 瞬態耐壓，PFC 級可以跑到 420 V 母線，留出 30 V 過壓窗口，讓后級 DC-DC 電感量再降 15 %，磁芯體積同步縮小。

140 W 系統規格與拓撲選擇

輸入：90-264 Vac
輸出：5-28 V、最大 5 A、USB PD3.1 EPR 140 W
拓撲：兩相交錯 PFC + AHB（非對稱半橋）+ 二次降壓

關鍵器件：

PFC 主開關：CE65H270TOEI × 2（交錯）
AHB 高壓橋：CE65H270TOEI × 2
二次 Buck：100 V 集成 DrMOS × 2

目標效率：

230 Vac 下，10 % 負載 ≥ 92 %，100 % 負載 ≥ 96 %，滿足 DoE VI 與 CoC Tier 2。

PFC 級：兩相交錯，頻率 400 kHz

    磁集成

    兩相電感繞在同一 EQ25 磁芯，磁通抵消讓直流偏置降 30 %，單顆感值 82 μH，峰峰值電流 1.8 A，磁芯損耗僅 1.2 W。

    臨界導通模式（CrM）+ 谷底同步

    傳統 CrM 在輕載會抬頻，EMI 難打。能華方案把谷底導通次數鎖在 4-6 谷，等效頻率 200-400 kHz，既降 EMI 又保證 92 % 輕載效率。

    驅動供電零負壓

    耗盡型 GaN 柵極關斷 0 V，自舉電容直接掛 12 V，驅動芯片選 2 A 源出/3 A 灌入的 NCP81080，外圍僅 1 顆 4.7 μF 陶瓷 + 1 顆 10 Ω 柵極電阻，驅動損耗 0.18 W，比增強型方案低 0.4 W。

AHB 級：把 400 V 母線“榨”到 96 %

    非對稱半橋天然適合耗盡型

    上管常開、下管常關的 AHB 拓撲，耗盡型 GaN 做高壓側開關，0 V 即可關斷，無需負壓；低壓側用 100 V 硅 MOS 同步整流，上下管驅動共地，省去隔離變壓器。

    磁復位軟開關

    諧振電容 Cr= 47 pF，漏感 Lr= 6 μH，實現 ZVS 開通；CE65H270TOEI 輸出電容 COSS= 18 pF，結電容能量在死區 150 ns 內完全回收，開關損耗 0.3 W，比 LLC 方案低 0.7 W。

    同步整流時序

    次級用數字控制器采樣 VDS，20 ns 內關斷同步 MOS，體二極管導通時間 < 40 ns，反向恢復損耗忽略不計；二次側用 3 mm × 3 mm 100 V MOS，RDS(on) 6 mΩ，導通損耗 0.45 W。

二次 Buck：28 V/5 A 低紋波

USB PD3.1 EPR 要求 28 V 檔峰值紋波 < 100 mV。方案采用 1 MHz 相移控制雙 Buck，交錯 180 °，等效頻率 2 MHz，輸出電容僅 3 × 22 μF 陶瓷 + 1 × 47 μF 鉭聚合物，體積 0805 × 3 + 1210 × 1，比傳統 300 kHz 方案省 60 % 占位。

熱設計：3D 銅柱＋氮化鋁墊片

140 W 滿載時，PFC 兩顆 CE65H270TOEI 各 1.1 W、AHB 兩顆各 0.9 W，總計 4 W。用 0.3 mm 氮化鋁墊片把熱量直灌 1.2 mm 銅柱，銅柱再與 1.5 mm 鋁殼背板焊接，熱阻 θJA 從 45 °C/W 降到 18 °C/W，環境溫度 25 °C 時器件結溫 105 °C，距離 150 °C 降額線余量 45 °C，滿足 40 °C 環境溫度 8 小時滿載老化。

EMI 與安規：400 kHz 也能過 CISPR32 B 級

耗盡型 GaN 沒有反向恢復，30-50 MHz 段共模噪聲天然低 6 dB；PFC 谷底鎖定、AHB 軟開關把高頻包絡壓到 2 mV，再加 2 級 π 型共模電感 + Y 電容分段，最終傳導峰值 48 dBμV，低于 CISPR32 B 級限值 6 dB，余量充足。

BOM 成本與量產實測

對比傳統“硅 MOS + LLC”140 W 方案，能華 CE65H270TOEI 方案：

• 器件總數：從 118 顆降到 92 顆
• 磁件體積：PFC 電感 82 μH × 1，AHB 變壓器 6 μH × 1，合計 12 mm 高
• 峰值效率：96.3 %（230 Vac，28 V/5 A）
• 滿載功率密度：1.82 W/cm3（不含殼），含殼 1.35 W/cm3

結語

當行業還在 95 % 效率門口徘徊，CE65H270TOEI 用耗盡型技術把 140 W 快充推上 96 % 臺階，同時砍掉負壓驅動、縮小磁件、精簡 BOM。對于 OEM/ODM 而言，這意味著在 1 cm3/W 功率密度時代，仍然可以保留 1 % 以上的效率紅利，直接換算成終端 2-3 ℃ 的溫升優勢與 5-8 % 的能耗節省。